DFT可测试性设计

概述

DFT（Design for Testability，可测试性设计）是一种在数字电路设计过程中，为了方便后期测试而采取的一系列设计技术和策略。其核心目标是提高电路的可测试性，降低测试成本，并缩短产品上市时间。在现代集成电路设计中，电路的复杂度日益增加，传统测试方法已经难以满足需求。因此，DFT变得至关重要。DFT并非仅仅是添加测试电路，而是一种贯穿于设计流程的理念，需要在设计初期就充分考虑测试需求。

可测试性是指电路在受到特定测试向量刺激时，能够准确反映出电路内部故障状态的能力。一个高可测试性的电路，意味着更容易检测到潜在的故障，从而保证产品的质量和可靠性。DFT的目标是最大化电路的可控性和可观测性，以便能够有效地诊断和隔离故障。

DFT的设计主要分为以下几个阶段：设计阶段、仿真验证阶段和制造测试阶段。在设计阶段，需要选择合适的DFT架构和技术；在仿真验证阶段，需要对DFT电路进行充分的仿真，以验证其有效性；在制造测试阶段，需要根据DFT电路生成测试向量，并进行实际的测试。

可观测性和可控性是衡量DFT效果的两个重要指标。可观测性是指电路内部状态能够被外部观察到的程度，而可控性是指电路内部状态能够被外部控制的程度。提高可观测性和可控性是DFT设计的主要任务。

主要特点

DFT可测试性设计具有以下主要特点：

*提高故障覆盖率*：通过添加测试电路和优化测试向量，提高电路的故障覆盖率，尽可能检测出电路中的所有潜在故障。
*降低测试成本*：通过简化测试过程，减少测试时间和测试设备的需求，从而降低测试成本。
*缩短产品上市时间*：通过快速有效地进行测试，缩短产品上市时间。
*改善产品质量*：通过及时发现和修复电路中的故障，提高产品的质量和可靠性。
*易于诊断故障*：通过分析测试结果，快速准确地定位故障，方便进行维修和改进。
*支持在线测试*：某些DFT技术可以支持在线测试，即在电路运行过程中进行测试，从而提高系统的可靠性。
*与设计流程集成*：DFT并非独立于设计流程，而是与设计流程紧密集成，需要在设计初期就充分考虑测试需求。
*可扩展性*：DFT架构应该具有可扩展性，以便适应不同电路的复杂度和测试需求。
*低功耗*：在设计DFT电路时，需要考虑功耗问题，避免对电路的正常运行产生影响。
*面积开销*：DFT电路会占用一定的芯片面积，需要在可测试性和面积开销之间进行权衡。

扫描链和边界扫描是两种常用的DFT技术，它们可以显著提高电路的可测试性。扫描链可以将电路内部的寄存器连接起来，形成一个长串的移位寄存器，方便进行测试向量的输入和输出。边界扫描可以对电路的输入/输出端口进行测试，检测电路的互连问题。

使用方法

DFT可测试性设计的使用方法可以概括为以下几个步骤：

1. **确定测试需求**：在设计初期，需要明确电路的测试需求，包括需要检测的故障类型、故障覆盖率的目标、测试时间和测试成本的限制等。 2. **选择DFT架构**：根据测试需求和电路的特点，选择合适的DFT架构。常见的DFT架构包括扫描链、边界扫描、内建自测试（BIST）等。 3. **设计DFT电路**：根据选择的DFT架构，设计相应的DFT电路，例如扫描链的插入、边界扫描单元的配置、BIST电路的实现等。 4. **仿真验证**：对DFT电路进行充分的仿真，以验证其有效性。仿真需要覆盖各种可能的故障模式，并检查故障覆盖率是否达到目标。可以使用故障仿真工具进行验证。 5. **生成测试向量**：根据DFT电路，生成测试向量。测试向量需要能够有效地刺激电路，并观察电路的响应，从而检测出潜在的故障。可以使用自动测试模式生成（ATPG）工具生成测试向量。 6. **制造测试**：在制造过程中，使用测试向量对电路进行实际的测试。测试结果可以用于诊断和隔离故障，并进行维修和改进。 7. **测试结果分析**：分析测试结果，评估电路的质量和可靠性。如果故障覆盖率没有达到目标，需要对设计进行修改，并重新进行测试。

以下是一个简单的扫描链插入示例：

``` // 原始电路 module original_circuit (

 input clk,
 input data_in,
 output data_out

);

 reg data_reg;

 always @(posedge clk) begin
   data_reg <= data_in;
   data_out <= data_reg;
 end

endmodule

// 插入扫描链后的电路 module scanned_circuit (

 input clk,
 input scan_in,
 input data_in,
 output data_out,
 input scan_enable

);

 reg data_reg;

 always @(posedge clk) begin
   if (scan_enable) begin
     data_reg <= scan_in;
   end else begin
     data_reg <= data_in;
     data_out <= data_reg;
   end
 end

endmodule ```

在这个示例中，我们向原始电路中插入了一个扫描链，通过`scan_in`和`scan_enable`信号控制寄存器的加载和移位。

相关策略

DFT可测试性设计可以与其他测试策略相结合，以提高测试效果。以下是一些常用的相关策略：

**内建自测试（BIST）**：BIST是一种在电路内部生成测试向量和分析测试结果的技术。BIST可以减少对外部测试设备的依赖，降低测试成本。BIST常用于存储器和逻辑电路的测试。
**边界扫描（JTAG）**：边界扫描是一种通过在电路的输入/输出端口添加扫描单元，实现对电路互连的测试的技术。边界扫描可以检测电路的开路、短路和信号延迟等问题。
**故障仿真**：故障仿真是一种通过在电路中模拟各种可能的故障，并检查测试向量是否能够检测到这些故障的技术。故障仿真可以评估DFT电路的有效性，并优化测试向量。
**自动测试模式生成（ATPG）**：ATPG是一种自动生成测试向量的技术。ATPG可以根据DFT电路和故障模型，生成能够检测到大多数故障的测试向量。
**冗余技术**：通过在电路中添加冗余电路，提高电路的容错能力。冗余技术可以减少故障的影响，提高系统的可靠性。
**时序分析**：时序分析可以检查电路的时序是否满足要求。时序分析可以检测电路的赛道和建立时间违规等问题。
**功率分析**：功率分析可以评估电路的功耗。功率分析可以检测电路的功耗过高或不均衡等问题。
**形式验证**：形式验证是一种通过数学方法验证电路设计是否符合规范的技术。形式验证可以检测电路的设计错误和逻辑漏洞。

| DFT技术 | 优点 | 缺点 | 适用场景 | |---|---|---|---| | 扫描链 | 故障覆盖率高，易于实现 | 面积开销较大，功耗较高 | 数字电路的通用测试 | | 边界扫描 | 检测互连问题，易于调试 | 只能检测互连问题，无法检测电路内部故障 | 电路板级测试，系统级测试 | | BIST | 减少对外部测试设备的依赖，降低测试成本 | 设计复杂，需要额外的面积开销 | 存储器测试，逻辑电路测试 | | 内置逻辑分析(ILA) | 实时观察内部信号，方便调试 | 需要额外的面积开销，功耗较高 | 调试复杂电路，验证设计 | | 冗余技术 | 提高容错能力，增强可靠性 | 增加电路复杂度，成本较高 | 高可靠性应用，关键系统 | | 时序分析 | 保证电路时序，避免赛道和建立时间违规 | 需要精确的时序模型，计算量大 | 高速电路，时序关键应用 | | 功率分析 | 评估电路功耗，降低功耗 | 需要精确的功耗模型，计算量大 | 低功耗应用，移动设备 | | 形式验证 | 验证设计正确性，避免逻辑漏洞 | 需要专业的工具和技术，计算量大 | 安全关键应用，复杂设计 |

DFT 技术比较
技术名称	优点	缺点	适用场景		扫描链	高故障覆盖率，易于实现	面积开销大，功耗高	通用数字电路测试		边界扫描	检测互连问题，易于调试	仅检测互连问题	电路板级测试，系统级测试		内建自测试 (BIST)	减少外部测试设备依赖，降低成本	设计复杂，增加面积	存储器、逻辑电路测试		内置逻辑分析 (ILA)	实时观察内部信号，方便调试	增加面积，功耗较高	调试复杂电路，验证设计		冗余技术	提高容错能力，增强可靠性	增加电路复杂度，成本较高	高可靠性应用，关键系统

测试向量和测试平台是DFT设计中不可或缺的组成部分。测试向量用于刺激电路，并观察电路的响应，而测试平台用于管理测试过程，并分析测试结果。

故障模型是DFT设计的基础，它描述了电路中可能发生的各种故障类型。常见的故障模型包括卡滞故障、电桥故障和开路故障等。

覆盖率分析是评估DFT效果的重要手段，它用于衡量测试向量能够检测到的故障比例。常用的覆盖率指标包括故障覆盖率、语句覆盖率和分支覆盖率等。

DFT工具可以帮助设计师进行DFT电路的设计、仿真和测试。常见的DFT工具包括扫描链插入工具、ATPG工具和故障仿真工具等。

低功耗DFT是近年来研究的热点，它旨在降低DFT电路的功耗，以满足低功耗设计的需求。

时序DFT是考虑电路时序约束的DFT设计方法，它旨在保证测试向量能够在电路的时序约束下正常工作。

可信DFT是关注DFT电路的安全性和可靠性的DFT设计方法，它旨在防止恶意攻击和故障篡改。

DFT标准化是推动DFT技术发展的趋势，它旨在制定统一的DFT标准，以便提高DFT电路的可移植性和互操作性。

系统级DFT是针对整个系统进行DFT设计的方法，它旨在提高系统的可测试性和可靠性。

混合信号DFT是针对混合信号电路进行DFT设计的方法，它旨在提高混合信号电路的可测试性和可靠性。

3D-IC DFT是针对三维集成电路进行DFT设计的方法，它旨在提高三维集成电路的可测试性和可靠性。

机器学习在DFT中的应用是近年来新兴的研究方向，它旨在利用机器学习技术来优化DFT电路的设计和测试。

DFT与验证的协同设计是指在设计过程中，将DFT与验证紧密结合，以提高电路的质量和可靠性。

DFT的未来发展趋势包括更加智能化、自动化和低功耗的DFT技术。

立即开始交易

注册IQ Option (最低入金 $10) 开设Pocket Option账户 (最低入金 $5)

加入我们的社区

关注我们的Telegram频道 @strategybin，获取： ✓ 每日交易信号 ✓ 独家策略分析 ✓ 市场趋势警报 ✓ 新手教学资料